PROCESSAMENTO E CARACTERIZAÇÃO ÓPTICA E ELÉTRICA DE TRANSISTOR DE EFEITO FERROELÉTRICOS

SILÉSIA DE FÁTIMA CURCINO DA SILVA¹, ADRIANO CESAR RABELO², RAIGNA A. SILVA¹, ALEXANDRE MARLETTA¹.

Resumo: Memórias não-voláteis orgânicas tem sido estudadas devido as seguintes vantagens: tempos curtos de programação, longos tempos de retenção dos dados, processamento a baixas temperaturas e baixos custos. A tecnologia destas memórias não-voláteis orgânicas é baseada nos transistores de efeito de campo (FET) com uma porta (*gate*) isolada por um dielétrico e o canal composto com polímero ferroelétrico. Baseados em polímeros, os transistores com camada ativa de poli(fluoreto de vinilideno / tri-fluoreto de etileno) - P(VDF/TrFE) apresentam as melhores perspectivas de aplicação em memórias não-voláteis com baixos tempos de programação (~1ms), que é compatível com a velocidade de processamento em circuitos orgânicos. Entretanto, a ddp de operação ainda é alta, da ordem de 50 volts. Com base nestes fatos, neste trabalho foram produzidos filmes de Fe(PSS)₃ (poliestireno sulfonado de ferro III), depositado sobre substrato de FTO (óxido de estanho dopado com flúor) utilizando a técnica *casting*. A síntese do Fe(PSS)₃ foi obtida através da junção do Fe(OH)₃ (hidróxido de ferro III) com PSS-H (poliestireno sulfônico na forma ácida). Os filmes foram caracterizados eletricamente através das medidas de tensão *vs*. tempo e tensão *vs*. corrente.

Palavras chaves: Memórias não-voláteis, Transistores de Efeito de Campo, poliestireno sulfonado de ferro III.

ABSTRACT: Organic non-volatile memories have been studied due to the following advantages: program short-time, data retention for long times, processing facilities and and low costs. The device is base on the field-effect transistors (FET) technology where the channel of the gate by an isolated and ferroelectric polymer. Generally, the copolymer P(VDF-TrFe) (poly(vinylidene fluoride – trifluoroethylene)) has been studied as Ferroelectric – Field Effect Transistor (Fe-FET) with higher dielectric constant. In this particular case, the program time is less than 1 ms, compatible with the processing speed of the organic circuits, and the operate voltage is higher, c.a. 50V. Based on these data, in this work we produced

¹ Universidade Federal de Uberlândia, Instituto de Física, Av. João Naves de Ávila 2121 - Campus Santa Mônica - Uberlândia - MG - CEP 38408-100. E-mail: silesiacurcino@gmail.com

² Universidade Federal de Uberlândia, Instituto de Química, Av. João Naves de Ávila 2121 - Campus Santa Mônica - Uberlândia - MG - CEP 38408-100. E-mail: silesiacurcino@gmail.com

 $Fe(PSS)_3$ (polystyrene sulfonated iron III) films were on FTO (tin oxide doped with fluorine) substrates via casting technique. The synthesis of $Fe(PSS)_3$ was obtained through the addition of $Fe(OH)_3$ (III iron hydroxide) on PSS-H (polystyrene sulfonic in the acid form). The ferroelectric response of the $Fe(PSS)_3$ transistors were characterized electrically from voltage *vs*. time and voltage *vs*. current experiments.

KEY WORDS: Non-volatile memory, Field Effect Transistor, polystyrene sulfonated iron III.

1) Introdução

Há dois tipos de semicondutor: intrínseco e extrínseco. O intrínseco (puro) possui o número de elétrons livres na camada de condução igual ao número de lacunas livres na camada de valência. Somente com a geração de par elétron-lacuna o semicondutor intrínseco pode conduzir eletricidade. O extrínseco, que pode-se ajustar a condutividade pela escolha da quantidade de impurezas, ou nível de dopagem, os portadores majoritários, podem ser do tipo p (lacuna, carga positiva) ou tipo n (elétron, carga negativa) (S. M. Rezende, 2004).

Há dois processos de transporte de cargas móveis através do semicondutor: a corrente de campo, ou processo de deriva onde a corrente é causada pela presença de um campo elétrico externo, e a de corrente de difusão, ou processo de difusão, que resulta da diferença de concentração dos portadores de carga. O processo de difusão tende tornar a densidade de portadores uniforme no semicondutor, ou seja, portadores se difundem de regiões onde a densidade é maior para regiões onde a densidade é menor.

O transistor é um dispositivo de três terminais, utilizado para controlar corrente elétrica. Um sinal variável aplicado ao terminal de porta controla eletricamente o sinal dos outros dois terminais, sendo um deles comum com a porta. As duas aplicações mais usadas para o transistor são a de amplificação e de chaveamento (S. M. Rezende, 2004).

Existem dois tipos de transistor: o transistor bipolar de junção (transistor de junção) e o transistor de efeito de campo (dispositivo unipolar), abreviadamente FET. O termo bipolar é devido ao funcionamento baseado em dois tipos de cargas (elétrons e lacunas), enquanto que unipolar é devido apenas um tipo de carga (elétrons ou lacunas). A grande diferença dos dois tipos de transistor, é que: enquanto nos bipolares o sinal de saída é controlado por uma corrente de entrada, nos FET ele é controlado por uma tensão de entrada. Sendo este ultimo dividido em três tipos: o de junção (JFET), o de metal-semicondutor (MESFET) e o de porta isolada (MOSFET) (S. M. Rezende, 2004).

O sinal de radio ou TV recebido por uma antena é tão fraco que ele não pode fazer funcionar um alto-falante ou um tubo de imagens de TV, por exemplo. Por isso é necessário amplificar este sinal fraco até que ele tenha potência suficiente para aplicações praticas. Então, utilizava-se válvulas como amplificadoras no começo do século passado, embora essas apresentavam grandes desvantagens. Em 1951, Shockley inventou o primeiro transistor bipolar de junção, como o apresentado na figura 1, que é um dispositivo semicondutor capaz de amplificar sinais aplicados a rádios e de TVs, por exemplo, o qual apresentava as seguintes vantagens: não tem filamento ou aquecedor e requer potencia muito menor, pode durar indefinidamente, ocupa pouco espaço e, como gera pouco calor, os equipamentos podem funcionar com temperaturas internas mais baixas (A. P. Malvino, 1995).



Figura 1: Transistor bipolar de junção

Um transistor tem três regiões dopadas, como mostra a figura 2. Os elétrons na região n difundem através da junção e se recombinam com as lacunas na região p. O resultado é duas camadas de depleção (figura 3), para cada uma dessas camadas a barreira de potencial é cerca de 0,7V na temperatura de 25°C para o transistor de Silício (A. P. Malvino, 1995).



Figura 2: Esquema das três regiões dopadas de um transistor.



Figura 3: Esquema da camada dupla de depleção.

Na figura 4, observar-se o símbolo de um transistor do tipo n-p-n, onde existem três correntes diferentes: a corrente no emissor I_e , a corrente na base I_b e a corrente no coletor I_c , sendo a corrente do emissor a maior das três, pois é uma fonte direta. Já a figura 5 apresenta um esquema de um transistor planar de junção do tipo p-n-p, inteiramente análogo ao n-p-n, sendo os papéis dos portadores trocados entre si.



Figura 4: Esquema de um transistor do tipo n-p-n bipolar e a corrente em cada um dos terminais.



Figura 5: Esquema de um transistor de junção do tipo pnp.

O termo efeito de campo do FET está relacionado com o parâmetro de controle ser o campo elétrico através da junção (o qual está associado a uma tensão). Nos EUA, o primeiro transistor de efeito de campo-junção (JFET) foi fabricado em 1960 pela companhia Teledyne.

Alguns anos mais tarde, em 1967, surge um interessante sistema semicondutor linear empregando este tipo de transistor, comercialmente conhecido como FETRON, como mostra a figura 6 (www.fazano.pro.br/port108.html).



Figura 6: JFET de porta simples.

A Figura 7 mostra um exemplo de JFET, onde a porta é uma região p, enquanto que a fonte e o dreno são regiões n. Por isso, um JFET é parecido com dois diodos. A porta e a fonte constituem um dos diodos, e a porta e o dreno constitui o outro.



Figura 7: JFET do tipo npn.

Os elétrons livres se difundem a partir das regiões n para as regiões p. Essa recombinação de elétrons com as lacunas cria então as camadas de depleção (figura 8). Quando os elétrons circulam da fonte para o dreno, eles têm de passar através do estreito canal entre as camadas de depleção. Quanto mais negativa for a tensão da porta, mais apertado o canal se torna. Ou seja, a tensão da porta pode controlar a corrente através do canal, quanto mais negativa a tensão da porta, menor a corrente entre a fonte e o dreno (A. P. Malvino, 1995).



Figura 8: amada de depleção de um JFET do tipo npn.

Na figura 9, pode-se observar o símbolo esquemático para um transistor de efeito de campo de junção de canal n.



Figura 9: Símbolo esquemático para um JFET canal n.

No JFET a polarização é reversa no diodo porta-fonte (figura 10), devido a isso, apenas uma pequeníssima corrente reversa pode existir no terminal da porta (aproximadamente zero). Isso quer dizer que o dispositivo tem uma resistência de entrada muito alta (centenas de megaohms). A corrente de dreno máxima de saída do FET ocorre quando a tensão porta-fonte é zero (porta curto-circuitada). Na região ativa a corrente de dreno é praticamente constante (figura 11).



Figura 10: JFET polarizado reversamente.



Figura 11: Curva característica de um JFET.

Este trabalho apresenta um estudo óptico e elétrico do polímero PSS-H (poliestireno sulfonado na forma acida) dopado com íons de ferro com o intuito de mostrar que esse material é propício para aplicação em transistor de efeito de campo ferroelétrico.

2) Metodologia

2.1) Síntese do PSS-H

O poliestireno sulfonado é obtido pela homopolimerização do ácido estireno sulfônico ou de seus sais ou, ainda, pela sulfonação do poliestireno, também é o mais estudado dos polieletrólitos. No entanto, o método mais usado é a sulfonação do próprio poliestireno (PS), sendo a rota comercial mais importante para a geração desse polieletrólito (M. C. Silva, 2004).

O poliestireno sulfonado de sódio (PSS-Na) com molecular média $M_w = 70000 \text{ g mol}^{-1}$ adquirido da Aldrich® foi convertido para forma ácida (PSS-H) utilizando uma resina de

troca iônica Amberlite IR-120, também da Aldrich. A figura 12 apresenta o esquema da reação química de troca iônica do PSS e a figura 13 mostra a fórmula estrutural do PSS-H.

```
PSS-Na<sub>(aq)</sub> → H-PSS<sub>(aq)</sub>
```

Figura 12: Esquema da rota da síntese do PSS-H.



Figura 13: Fórmula estrutural do PSS-H.

2.2) Síntese do Fe(PSS)₃

A rota de síntese química que foi utiliza neste trabalho é apresentada na figura 14, onde o PSS-H é transformado em Fe(PSS)₃. Para se obter o Fe(PSS)₃ é necessário primeiramente obter-se o Fe(OH)₃ (hidróxido de ferro 3) a partir do cloreto de ferro (FeCl₃), e para isso é necessário misturar 0,2031g de FeCl₃ com 0,15g de NaOH em 25ml de água destilada para obter 0,535g de Fe(OH)₃. Após a mistura do FeCl₃ e NaOH, o Fe(OH)₃ precipitará e será filtrado com 3 porções de 50ml de uma solução de NaOH com concentração 10^{-6} mol/l, o qual servirá para eliminar o excesso de NaCl do Fe(OH)₃. Em 25ml de PSS-H adicionaremos Fe(OH)₃ até que a solução fique saturada, pois assim sabe-se que o Fe foi totalmente incorporado pelo PSS-H.

2.3) Preparação dos filmes casting de Fe(PSS)₃.

O filme de Fe(PSS)₃ foi obtido utilizando a técnica *Casting* que consiste no gotejamento da solução polimérica sobre o substrato que é evaporado formando o filme, como mostra a figura 15. No caso do Fe(PSS)₃ foi gotejado um volume de $\pm 450\mu$ L e colocado logo

após no dessecador por um intervalo de um dia sob vácuo. Essa técnica tem a vantagem de ser possível processar filmes com grandes espessuras (>1µm) para estudos do material numa configuração típica de volume (ou *bulk*). Entretanto, estes filmes não são muito homogêneos e apresentam alto grau de desordem estrutural com grande interação entre moléculas.



Figura 15. Esquema da técnica Casting.

2.4) Montagem e preparação do dispositivo

O processo de preparação do dispositivo iniciou-se desenhando o layout dos eletrodos através de um programa de desenho vetorial (Adobe Illustrator CS3) e transferido para o substrato de FTO. A figura 16 e 17 apresentam os dois modelos de layout utilizados neste trabalho. Foram produzidos eletrodos que serão utilizados como fonte S e dreno D, como mostra a figura 16. No caso do esquema da figura 17, a idéia é reproduzir o esquema de um JFET, como mostrado na figura 7. Uma vez preparados os eletrodos, os filmes poliméricos são depositados sobre os dispositivos pela técnica casting.



Figura 16. Layout 1 do dispositivo.



Figura 17. Layout 2 do dispositivo.

O eletrodo de óxido de estanho (TO) tem como principal vantagem a sua estabilidade química, baixa rugosidade, alta condutividade elétrica e transparência para a faixa do espectro visível. Este material, deste modo, se torna de grande interesse para empresas e laboratórios de pesquisa na área dos variados dispositivos optoeletrônicos. Atualmente o filme de óxido de estanho é depositado sobre substratos de vidro do tipo BK7. Os eletrodos transparentes condutores (TO) podem ser fabricados com óxido de estanho puro ou dopado com Flúor (FTO), conferindo uma maior condutividade ao material (M. D. R. Silva, 2006). Por isso foi escolhido, para o dispositivo, o substrato de FTO devido a sua maior condutividade, produzido pela empresa Flexitec, com dimensão de 18 x 18 x 1 mm e resistência entre 10-20 Ω/cm^2 e espessura da camada condutora de 450 nm.

O processo de transferência do layout para o substrato de FTO foi feito da seguinte forma: inicialmente o desenho é impresso em alta resolução em um papel transfer, este é colocado sobre o substrato de FTO (figura 18) previamente lavado e secado, a lavagem foi feita somente com detergente e água destilada. A transferência é processada com o auxilio de uma prensa HT3020 da Ferragini Design, previamente aquecida a 180°, onde o FTO + transfer ficam voltados para cima. A prensa deve descer paralela a base para evitar que o transfer se desloque da base. Assim após um tempo de impressão da ordem de 2min, com cuidado, o substrato deve ser retirado imediatamente. É importante observar que a pressão é ajustada manualmente. Em seguida, sobre o substrato foi passado uma pasta de zinco que servira como catalisador do acido que irá corroer o FTO que não está protegido pela tinta. Utilizou-se 0,4580g do zinco para 0,5 ml de água para fazer a pasta. Logo após, mergulhou-se o substrato com a pasta de zinco no ácido clorídrico de concentração 1 mol/L. Não se deve deixar a amostra por mais de 30s na solução para evitar que o HCl+Zn venha corroer o FTO protegido. Após este procedimento, o substrato foi enxaguado e limpo com acetona para retirar o restante de tinta. Se o canal após corrosão não ficar bom o tempo e a pressão devem ser reajustadas.



Figura 18. Esquema de transferência do protótipo do dispositivo para o FTO.

Após a transferência do layout para o FTO, o substrato foi lavado e hidrofilizado da seguinte forma: os substratos foram lavados com detergente e água destilada e colocados em um suporte, próprio para substrato, dentro de um béquer, onde foi adicionado uma solução de água deionizada, peróxido de Hidrogênio 30% e hidróxido de amônia (H₂O:H₂O₂:NH₄OH) na proporção 5:1:1, respectivamente, durante 1 hora em banho térmico a 80° C. Em seguida, os substratos foram colocados para descanso em água ultra-pura.

Com o dispositivo do layout 1 (figura 16) já pronto, os contatos elétricos foram feitos utilizando fios de cobre e cola de prata. Para que os contatos ficassem bem firmes, foram presos os fios de cobre na face contraria do FTO utilizando uma fita dupla face e fita crepe. Para minimizar erros nas medidas elétricas devido os contatos elétricos. Na figura 19 é apresentado o processo para a obtenção dos contatos elétricos.



Figura 19: Esquema do processo para fazer os contatos elétricos (cola de prata).

Para o layout 2 (figura 17) utilizou-se dois tipos de contato elétrico, o de garra e pontas, como mostrado na figura 20 e 21.



Figura 20: Foto do contato elétrico tipo garra para o layout 2.



Figura 21: Foto do contato elétrico tipo pontas para o layout 2.

3) Resultados e discussões:

Observou-se que o filme de $Fe(PSS)_3$, onde 0,2214g de $Fe(OH)_3$ foi adicionado a 25ml de PSS-H, que foi a maior quantidade de massa solubilizada pelo polímero, apresentou uma estrutura quebradiça. O que pode ser explicado pela a incorporação do ferro na estrutura do PSS-H, tornando o filme polimérico rígido e quebradiço. Para obter-se filmes menos quebradiços foi realizado um estudo de concentração de $Fe(OH)_3$ nas seguintes condições: 1° amostra: 15 ml de PSS-H com 0,1333g $Fe(OH)_3$ (saturação);

 2° amostra: 15 ml de PSS-H com 0,0664g de Fe(OH)₃ (50% da massa de saturação);

3° amostra: 15 ml de PSS-H com 0,0332g de Fe(OH)₃ (25% da massa de saturação);

4° amostra: 15 ml de PSS-H com 0,0166g de Fe(OH)₃ (12,5% da massa de saturação).

Através da técnica casting, foram produzidos filmes das amostras, e mostradas na figura 22.



Figura 22: a) 1° amostra; b) 2° amostra; c) 3° amostra; d) 4° amostra.

Somente para a 4° amostra obteve-se um filme bem menos quebradiço, no entanto, as medidas ópticas e elétricas não seriam possíveis, devido a algumas trincas que ainda há na estrutura. Então para esse sistema optou-se por adicionar PVA (polivinil álcool) na solução, fazendo uma blenda polimérica, com intuito de dar um suporte mecânico para o Fe(PSS)_{3.} Assim as amostras foram processadas utilizando a solução de Fe(PSS)₃ saturado, como se segue:

5° amostra: com 0,045g de PVA em 4,5 ml de Fe(PSS)₃;

6° amostra: com 0,225g de PVA em 4,5 ml de Fe(PSS)₃;

 7° amostra: com 0,45g de PVA em 4,5 ml de Fe(PSS)₃.

Através da técnica casting, foram produzidos filmes das amostras e mostradas na figura 23.



Figura 23: a) 5° amostra, b) 6° amostra e c) 7° amostra.

Analisando os resultados, optou-se em utilizar a 7° amostra devido a estrutura do filme, no entanto, será feito uma amostra de PSS-H com a mesma quantidade de PVA(10%) com o objetivo de verificar o efeito do Fe^{3+} na matriz. As fotos das amostras estão dispostas nas figuras 24, 25, 26, 27, 28.



Figura 24: Foto da amostra Fe(PSS)₃/PVA10% (layout 1).



Figura 25: Foto da amostra PSS-H/PVA10% (layout 1).



Figura 26: Foto da amostra Fe(PSS)₃/PVA10% (layout 2).



Figura 27: Foto da amostra PSS-H/PVA25% (layout 2).



Figura 28: Foto da amostra Fe(PSS)₃/PVA25% (layout 2).

Como a placa do layout 1 (figura 16) contém 4 transistor, denomina-se transistor 1.1, 1.2, 1.3 e 1.4 da forma que segue na figura 29.



Figura 29: Esquema de numeração dos transistores do layout 1.

Já o layout 2 denomina-se da seguinte forma:



Figura 30: Esquema de numeração dos transistores do layout 2.

3.1) Caracterização elétrica.

É importante observar que para as amostras com o layout 1 (figura 16), utilizou-se o contato da cola de prata (figura 19) e para as amostras com o layout 2 (figura17), Fe(PSS)3/PVA(10%),

PSS-H/PVA(25%) e Fe(PSS)3/PVA(25%), utilizou-se a garra (figura 20) para a primeira e a ponta (figura 21) para a segunda e terceira amostra..

3.2) Corrente versus tempo

Observa-se que para tensões maiores de 5V o dispositivo apresenta uma coloração escura, o que pode ser associado a degradação do eletrodo de FTO. Portanto, foi utilizado um intervalo de 0 a 1V para as medidas de corrente versus tempo. As figuras 31, 32, 33, 34, 35 e 36 apresentam as curvas de I x t das amostras Fe(PSS)₃/PVA e PSS-H/PVA (layout 1), Fe(PSS)₃/PVA(10%) (layout 2) e PSS-H/PVA(25%) e Fe(PSS)₃/PVA(25%) (layout 2), respectivamente, as quais demonstram que o tempo de relaxação da corrente é menor que 60s e que o dispositivo é reprodutivo. O valor de corrente maior que zero é devido a aplicação da tensão (ligado-carga) e para a menor que zero é a não aplicação da tensão (desligado-descarga).



Figura 31. Medida de I x t da amostra de PSS-H/PVA(10%) (layout 1).



Figura 32. Medida de I x t da amostra de Fe(PSS)3/PVA(10%) (layout 1).



Figura 33. Medida de I x t da amostra transistor 2.1 Fe(PSS)3/PVA(10%) (layout 2).



Figura 34. Medida de I x t da amostra transistor 2.2 Fe(PSS)3/PVA(10%) (layout 2).



Figura 35. Medida de I x t da amostra de PSS-H/PVA(25%) (layout 2).



Figura 36. Medida de I x t da amostra de Fe(PSS)3/PVA(25%) (layout 2).

3.3) Corrente versus tensão.

Nas figuras 37, 38, 39, 40, 41, 42, 43 e 44 estão dispostos as curvas de densidade de corrente versus campo elétrico das amostras de PSS-H/PVA(10%) e $Fe(PSS)_3$ /PVA(10%), respectivamente, do layout 1 depositados sobre FTO pela técnica de casting, os quais apresentam uma forma similar de histerese, que é uma propriedade ferroelétrica. Estas medidas foram realizadas apenas uma única vez, somente um ciclo. Já as figuras 45, 46, 47 e 48 apresentam as curvas das amostras do layout 2, as quais demonstram oxidação e redução do Fe³⁺ dependendo do sentido de aplicação da tensão.

Através das curvas apresentadas abaixo, pode-se observar que todos os gráficos apresentam uma forma similar de histerese, no qual se conclui que o efeito ferroelétrico apresentado pelo material é reprodutivo.

Se comparar os resultados obtidos do transistor de Fe(PSS)₃ com os artigos sobre os transistores de P(VDF/TrFE) (R. C. G. Naber et al, 2005; C. A. Nguyen et al, 2007; R. C. G. Naber et al, 2004; G. H. Gelinck et al, 2005), pode-se observar que a densidade de corrente é alta, para este trabalho, ao aplicar um campo elétrico relativamente baixo enquanto que para o P(VDF/TrFE) é preciso aplicar um campo maior (entorno de 1000 vezes maior do que a utilizada no Fe(PSS)₃) para obter uma densidade de corrente menor do que a obtida para o Fe(PSS)₃. Ou seja, o material analisado neste trabalho tem uma velocidade de processamento maior e melhor ao aplicar um campo elétrico do que o material exposto nos artigos. Analisando em especial os gráficos das figuras 45 e 46, observa-se que para o Fe(PSS)₃ os dois picos estão entorno dos 650V/m (positivo e negativo) que é equivalente a 0,00065MV/m comparando com o P(VDF/TrFE) onde os dois picos estão entorno de 45MV/m (positivo e negativo), o que é possível afirmar que o dispositivo analisado neste trabalho pode ser operado em ddps menores do que os aplicados em transistores de P(VDF/TrFE).



Figura 37. Medida de I x V do transistor 1.1 da amostra PSS-H/PVA (layout 1).



Figura 38. Medida de I x V do transistor 1.2 da amostra PSS-H/PVA (layout 1).



Figura 39. Medida de I x V do transistor 1.3 da amostra PSS-H/PVA (layout 1).



Figura 40. Medida de I x V do transistor 1.4 da amostra PSS-H/PVA (layout 1).



Figura 41. Medida de I x V do transistor 1.1 da amostra Fe(PSS)3 /PVA (layout 1).



Figura 42. Medida de I x V do transistor 1.2 da amostra Fe(PSS)3 /PVA (layout 1).



Figura 43. Medida de I x V do transistor 1.3 da amostra Fe(PSS)3 /PVA (layout 1).



Figura 44. Medida de I x V do transistor 1.4 da amostra Fe(PSS)3 /PVA (layout 1).



Figura 45. Medida de I x V do transistor 2.1 da amostra Fe(PSS)3/PVA(10%) (layout 2).



Figura 46. Medidas de I x V do transistor 2.2 da amostra Fe(PSS)3/PVA(10%)(layout 2).



Figura 47. Medida de I x V da amostra PSS-H/PVA(25%) (layout 2).



Figura 48. Medida de I x V da amostra Fe(PSS)3/PVA(25%) (layout 2).

4) Conclusões

Através dos resultados obtidos pode-se concluir que o $Fe(PSS)_3$ é um material propício a aplicação em transistor de efeito de campo, pois ao analisar as medidas elétricas observou-se que o dispositivo tem um boa estabilidade elétrica (tempo de relaxação da corrente curto), os gráficos apresentam curvas de histerese, que é uma propriedade ferroelétrica associada à oxidação e redução do Fe³, uma vez que o PSS não deve apresentar este efeito, o que depende do sentido de aplicação da tensão, este efeito é bom para aplicação em chaveamento de dispositivos. Pode-se também concluir que o transistor de camada ativa de Fe(PSS)₃ apresentou uma eficiência melhor do que o transistor tradicional de P(VDF/TrFE), onde o dispositivo estudado pode ser operado em menores ddp, e a velocidade de processamento é maior e melhor do que o material exposto nas referencias: R. C. G. Naber et al, 2005; C. A. Nguyen et al, 2007; R. C. G. Naber et al, 2004; G. H. Gelinck et al, 2005.

5) Referências bibliográficas

Fazano, C. A idade do elétron. Disponível em: http://www.fazano.pro.br/port108.html. Acesso em: 19 de janeiro de 2009.

Gelinck, G. H., Marsman, A. W., Touwslager, F. J., Setayesh, S., et al. All-polymer ferroelectric transistors. App. Phys. Let. 87/9. Aug 23, 2005.

Malvino, Albert Paul. Eletrônica. Volume 1. 4°edição. São Paulo. Editora: Makron Books. 1995.

Naber, R. C. G., Boer, B., Blom, P. W. M., Leeu, D. M., et al. Low-voltage polymer fieldeffect transistors for nonvolatile memories. App. Phys. Let. 87/20. Nov 10, 2005.

Naber, R. C. G., Blom, P. W. M., Marsman, A. W., Leeu, M. D., et al. Low voltage switching of a spin cast ferroelectric polymer. App. Phys. Let 85/11. Sep 13, 2004.

Naber, R. C. G. et al. High-performance solution-processed polymer ferroelectric field-effect transistors. Nat Mater [S.I.], v. 4, n. 3, p. 243-248, 2005.

Nguyen, C. A., Lee, P. S., Ng, N., Su, H., et al. Anomalous polarization switching in organic ferroelectric field effect transistors. App. Phys. Let 91/4 Jul 27, 2007.

Rezende, Sergio M. Materiais e dispositivos eletrônicos. 2ºedição. São Paulo. Editora: Livraria da Física. 2004.

Silva, Marcia D. R. Caracterização elétrica de dispositivo polimérico interdigitado. Trabalho de Conclusão de Curso. Instituto de Física. Universidade Federal de Uberlândia. 2006.

Silva, M.C. Propriedades ópticas do poliestireno sulfonado dopado com íons de neodímio. Dissertação de mestrado. Instituto de Física. Universidade Federal de Uberlândia. 2004.